带硬核存储控制器的Arria V和Cyclone V设计不支持VHDL Postfit仿真

此问题会影响使用硬核存储控制器的DDR2，DDR3和LPDDR2产品。

包含硬核存储控制器的Arria V和Cyclone V设计不支持VHDL postfit仿真。由于未连接的端口，您将遇到VHDL细化错误。