分析和综合完成后,技术映射查看器(后映射)不会加载设计网表的Schematic-Altera-Intel社区-FPGA CPLD-ChipDebug

分析和综合完成后,技术映射查看器(后映射)不会加载设计网表的Schematic

在Quartus II软件版本15.0中,当分析和综合或完整的设计编译完成时, 技术映射查看器(后映射)无法加载设计网表的Schematic。发生故障是因为分区合并进程未运行。

解决/修复方法

要运行分区合并过程 ,请在分析和综合完成后导航到处理 > 开始 > 开始分区合并

请登录后发表评论

    没有回复内容