错误:无法将信号布线到原子-Altera-Intel社区-FPGA CPLD-ChipDebug

错误:无法将信号布线到原子

如果将FAST_INPUT_REGISTER分配同时应用于I / O并将D3_DELAY分配应用于关联的延迟链,则编译可能会失败,并出现类似于以下内容的错误:

Error: Can't route signal "in~input" to atom "io_ff" Error: Can't fit design in device

解决/修复方法

不要同时应用D3_DELAY分配和FAST_INPUT_REGISTER分配。您可以安全地应用任务,但不能同时应用两者。

请登录后发表评论

    没有回复内容