使用Synplify进行综合时，如何在Quartus II软件中将未连接的输出端口指定为虚拟引脚？

在早于2009.12的Synplify软件版本中，综合为未连接的输出端口插入TRI1 I / O原语。即使从Synplify中的“实施选项”页面的“器件”选项卡中选择“禁用I / O插入”选项，也会发生这种情况。当网表被引入Quartus®II软件时，这些TRI1原语可以防止虚拟引脚分配受到尊重。如果实际I / O数加上未连接端口数超过器件容量，则可能会在安装过程中出现问题。

在Synplify软件版本2009.12及更高版本中，当“禁用I / O插入”打开时，未使用的输出端口将保持未连接状态。

要在早期版本中解决此问题，请执行以下操作之一：

• 在运行Synplify综合之前，编辑HDL代码以删除未连接的输出端口。
• 使用Quartus II集成综合编译设计，并将未连接的端口分配为虚拟引脚。