使用Active Parallel(AP)配置模式时,DCLK频率可以设置为固定频率还是可以使用外部时钟?Altera_wiki6年前发布210 不,AP配置模式使用40MHz内部振荡器进行配置,这不能更改,也不能使用外部时钟。 使用AP配置模式时,最大DCLK频率为40MHz。典型的DCLK频率为33MHz,最小为20MHz。 FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容