使用Active Parallel(AP)配置模式时,DCLK频率可以设置为固定频率还是可以使用外部时钟?-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容