为什么Quartus II软件版本4.0允许在Stratix器件的CLK [1,3,4,5,6,7,8,10,12,13,14,15]输入引脚上进行弱上拉电阻分配，提供编译错误？