如何在我的Stratix V器件的MegaWizard altmult_add函数中定义舍入?-Altera-Intel社区-FPGA CPLD-ChipDebug