在采用Quartus II软件12.0版本的40GbE和100GbE MAC和PHY IP内核中，Stratix V器件设计的仅RX配置（如仅PHY，MAC和PHY，或带适配器的MAC和PHY）可能会显示高位错误硬件水平。
解决/修复方法
此问题已在IP核的12.1 Quartus软件版本中修复。
对于IP核的12.0版本，将设计的clk_status频率从100MHz降低到50MHz。这将导致时钟速率监视器（0x001-0x004）和锁定定时器（0x011）寄存器不准确。
在采用Quartus II软件12.0版本的40GbE和100GbE MAC和PHY IP内核中，Stratix V器件设计的仅RX配置（如仅PHY，MAC和PHY，或带适配器的MAC和PHY）可能会显示高位错误硬件水平。
此问题已在IP核的12.1 Quartus软件版本中修复。
对于IP核的12.0版本，将设计的clk_status频率从100MHz降低到50MHz。这将导致时钟速率监视器（0x001-0x004）和锁定定时器（0x011）寄存器不准确。
没有回复内容