为什么分配给Arria 10器件中同一存储区的TX和RX Soft-CDR LVDS SERDES的设计无法适应?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么分配给Arria 10器件中同一存储区的TX和RX Soft-CDR LVDS SERDES的设计无法适应?

由于Quartus®II软件存在缺陷,采用TX模式配置的Altera®LVDSSERDES IP内核和采用Arria®中相同IO bank分配的RX Soft-CDR模式下的Altera LVDS SERDES IP内核设计10器件将在装配阶段失效。这是因为Quartus II软件无法正确合并两个IP内核中的PLL实例,因此不同的Altera LVDS SERDES IP内核将需要不同的PLL。每个I / O bank只有一个I / O PLL。

此问题仅影响RX Soft-CDR配置。 RX非DPA或RX DPA-FIFO配置不受影响。

请注意,三速以太网IP内核使用在RX Soft-CDR模式下配置的Altera LVDS SERDES IP。

解决/修复方法

Quartus II软件的14.0版Arria 10 Edition提供了一个补丁。

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容