通配符LLR分配导致PR边界端口不受LLR限制-Altera-Intel社区-FPGA CPLD-ChipDebug

通配符LLR分配导致PR边界端口不受LLR限制

编译在LogicLock区域(LLR)分配中使用通配符的设计时,不遵循通配符,并且部分重新配置边界端口不限于LLR。

例如,不遵循以下LLR分配:

auto|dir[*]~IPORT

解决/修复方法

要避免此问题,必须手动展开每个通配符,并为每个节点创建单独的分配。

例如,展开前面的示例LLR赋值,如下所示:

auto|dir[0]~IPORT

auto|dir[1]~IPORT

请登录后发表评论

    没有回复内容