SV PCIe HIP能否支持串行仿真和PIPE模式仿真?-Altera-Intel社区-FPGA CPLD-ChipDebug