为什么我会在项目中添加VHDL源文件时出现Dr. Watson错误或为什么FPGA Express崩溃?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我会在项目中添加VHDL源文件时出现Dr. Watson错误或为什么FPGA Express崩溃?

当以下列方式实例化显式体系结构规范时,FPGA Express在没有消息的情况下崩溃:

 Instance5:entity work.counters(behavior) - 这是一个显式的体系结构实例

港口映射(
clk => c27mhz, 
t152us_en =>打开,
byte_en => clk_en
             ); 

VHDL 1993允许通过引用实体来实例化组件,但FPGA Express不支持此功能。解决方法是在架构部分中声明组件,然后按如下方式实例化组件:

架构< 实体名称 > <name>是
组件计数器是:
港口(
                                 clk:输入;
                                 t152us_en:输入;
                                 byte_en:output);
结束组件;
开始
 处理
   开始
   Instance5:计数器
   港口映射(
                clk => c27mhz, 
                t152us_en =>打开,
                byte_en => clk_en
    );
  结束;
结束< 建筑名称 >

请登录后发表评论

    没有回复内容