如果在Qsys中生成包含NAND闪存控制器，排队串行外设接口（QSPI）闪存控制器或串行外设接口（SPI）控制器的硬处理器系统（HPS）IP，则Qsys生成的Verilog仿真模型的编译可能会失败。
解决/修复方法
更新组件<Qsys设计名称> _ <HPS IP实例名称> _fpga_interfaces中的以下总线功能模型（BFM）子组件实例化名称：
- 将
nand更改为nand_inst - 更改
qspi_sclk_out到qspi_sclk_out_inst - 更改
spim0_sclk_out到spim0_sclk_out_inst - 更改
spim1_sclk_out到spim1_sclk_out_inst
没有回复内容