Arria V和Cyclone V SoC器件中的HPS硬核存储控制器不支持附加延迟Altera_wiki6年前发布160 此问题会影响DDR2,DDR3和LPDDR2产品。 针对Arria V或Cyclone V SoC HPS器件中的HPS硬核存储控制器的接口不支持附加延迟。 解决/修复方法 此问题没有解决方法。 此问题将在以后的版本中修复。 FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容