错误:时钟输入端口inclk [  PLL的“  “必须通过非反相输入引脚或其他PLL驱动,可选择通过时钟控制模块-Altera-Intel社区-FPGA CPLD-ChipDebug

错误:时钟输入端口inclk [ PLL的“ “必须通过非反相输入引脚或其他PLL驱动,可选择通过时钟控制模块

如果将PLL指定为Quartus®II软件中形式验证流程的黑盒子,则可能会看到此错误。当黑盒已被分配到具有驱动一个或多个时钟输入的常数的PLL层级时,可能会发生此错误。要避免此错误,请将黑框分配到PLL层次结构级别,而不使用恒定时钟输入。

例如,如果其中一个PLL时钟输入未使用且此输入与常量值相关联,则如果使用以下命令将黑盒分配到层级,则可能会发生此错误:

set_instance_assignment -name EDA_FV_HIERARCHY BLACKBOX -to \

由于未使用输入上的常量值不会传播到下一个更高级别,因此可以通过使用以下命令将黑框分配到层次结构中的下一级别来避免此错误:

set_instance_assignment -name EDA_FV_HIERARCHY BLACKBOX -to "my_pll:my_pll_inst"

请登录后发表评论

    没有回复内容