Riviera-PRO中的Verilog和VHDL仿真错误:“#ALOG:错误:单元的ITF文件中的VCP2120语法错误…”-Altera-Intel社区-FPGA CPLD-ChipDebug

Riviera-PRO中的Verilog和VHDL仿真错误:“#ALOG:错误:单元的ITF文件中的VCP2120语法错误…”

在Aldec®Riviera-PRO™高级验证平台中编译Verilog和VHDL仿真脚本时,会发生以下错误:

# ALOG: Error: VCP2120 Syntax error in ITF file for unit 'sv_xcvr_pipe_native' in library 'altera_xcvr_pipe_0'. Please contact Aldec Support

请注意,此问题是Riviera-PRO仿真错误,并不仅限于Altera®收发器PHY IP内核。

解决/修复方法

此问题已在Quartus®II软件版本13.1和Aldec的Riviera-PRO 2013.6中得到修复。

要在以前的软件版本中解决此问题,请使用单个vlog命令编译所有IP仿真文件(而不是Quartus II软件文件)。

请登录后发表评论

    没有回复内容