为什么我通过SPI Slave回读Avalon Master Bridge核心的无效数据?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我通过SPI Slave回读Avalon Master Bridge核心的无效数据?

这是Quartus II软件版本11.x中SPI Slave to Avalon Master桥接内核的一个已知问题。当对需要许多周期响应的Avalon从器件执行突发读取时,可能会发生此问题。在这种情况下,根据SPI和Avalon时钟之间的频率关系,可能会有一个读回数据字节被NoOp字输出错误地替换到SPI接口。只有Avalon总线的突发读取才会出现这个问题。要解决此问题,只能通过桥接器执行单次读取到Avalon总线。写入事务不受影响。

此问题将在Quartus II软件的未来版本中修复。

请登录后发表评论

    没有回复内容