当我取消断言异步信号(预置)时,是否需要相对于时钟的上升沿满足建立时间,因此它在随后的时钟周期内变为有效?-Altera-Intel社区-FPGA CPLD-ChipDebug