Cyclone IV器件中DCLK配置内部振荡器的频率范围是多少?-Altera-Intel社区-FPGA CPLD-ChipDebug

Cyclone IV器件中DCLK配置内部振荡器的频率范围是多少?

Cyclone®IV器件手册不包含用于在有源串行(AS)和有源并行(AP)配置模式下获得DCLK输出的内部振荡器的频率范围。下表包含两个频率选项的范围:

振荡器 最低限度 典型 最大 单元
40 MHz 20 三十 40 兆赫
20 MHz 10 15 20 兆赫

解决/修复方法

该信息将包含在Cyclone IV器件手册的未来版本中。

请登录后发表评论

    没有回复内容