错误：WYSIWYG原语sync2_reg_reg0只有在连接了aload端口时才能在算术模式下使用datac端口（QuartusTM，FPGA Express）

当您从Quartus软件中的FPGA Express软件编译EDIF文件并将Synplify设置为EDA工具而不是FPGA Express时，可能会出现此错误。发生此错误的原因是FPGA Express软件生成的库映射文件（ .lmf ）与Quartus软件在为Synplify设置EDA工具时期望看到的库映射文件（ .lmf ）不兼容。

要避免此错误，请确保在编译之前选择正确的EDA工具。