RapidIO II MegaCore功能用户指南不解释sys_clk和收发器参考时钟约束-Altera-Intel社区-FPGA CPLD-ChipDebug

RapidIO II MegaCore功能用户指南不解释sys_clk和收发器参考时钟约束

两个RapidIO II IP内核输入时钟sys_clktx_pll_refclk必须来自公共时钟源。如果您的设计没有强制执行此约束,则IP内核可能会遇到FIFO下溢或溢出。但是,RapidIO II MegaCore功能用户指南未记录此约束。

请登录后发表评论