我应该如何使用ALTLVDS_RX宏功能中的缓冲区实现选项?-Altera-Intel社区-FPGA CPLD-ChipDebug

我应该如何使用ALTLVDS_RX宏功能中的缓冲区实现选项?

在Quartus®II10.0及更高版本的软件中,ALTLVDS_RX宏功能中的缓冲区实现选项仅适用于以下条件:

  • 启用逻辑单元选项中的实现解串器电路
  • 什么是反序列化因素?选项设置为5,7或9

缓冲区实现选项允许您在核心逻辑中实现奇数SERDES因子时选择解串器使用的资源。 使用RAM缓冲区使用基于逻辑元件的RAM缓冲区设置使用更多逻辑,但会导致并行数据的字对齐正确。 使用多路复用器和同步寄存器设置可减少使用的逻辑量,但可能导致并行数据的字对齐不正确。

Buffer实现选项对用于专用SERDES的资源或使用偶数反序列化因子没有影响。

在Quartus II软件10.1 SP1及更早版本中,MegaWizard Plug-in Manager允许您在使用专用SERDES或偶数反序列化因子时更改Buffer实现选项。在这些情况下,将忽略此选项的选择。

从Quartus II软件版本11.0开始,当您使用SERDES或偶数编号的反序列化因子时,MegaWizard插件管理器不允许您更改缓冲区实现选项。

请登录后发表评论

    没有回复内容