四分之一速率设计的低效内存事务-Altera-Intel社区-FPGA CPLD-ChipDebug

四分之一速率设计的低效内存事务

此问题会影响DDR3产品。

HPC II内存控制器可能无法以四分之一速率设计执行无缝的背对背顺序读取或写入事务。

解决/修复方法

此问题的解决方法是修改alt_mem_ddrx_controller.v文件,如下所述。

在编辑器中打开alt_mem_ddrx_controller.v文件并找到以下行:

localparam CFG_MAX_PENDING_RD_CMD = 16; localparam CFG_MAX_PENDING_WR_CMD = 8;

在上面的行中,将16更改为32并将8更改为16。

此问题将在以后的版本中修复。

请登录后发表评论

    没有回复内容