是的，在Quartus®II软件和IP版本9.1SP1和9.1SP2的DDR3 RDIMM配置比特流编程到相反的顺序RDIMM模块。要解决此问题，请通过编辑以下部分在生成的HDL文件中的RDIMM_CONFIG_BITS参数中反转比特流：
n 在文件<var> _phy_alt_mem_phy_seq_wrapper.v中
– 行：“localparam RDIMM_CONFIG_BITS =”
ñ
和
在文件<var> _phy.v中
–
行：<var> phy_alt_mem_phy_inst.RDIMM_CONFIG_BITS =“
例如，如果RDIMM_CONFIG_BITS =“00000000101011010000000000000000000000000000000000000000000000000000”
它需要被修改为RDIMM_CONFIG_BITS =
“0000000000000000000000000000000000000000000000001011010100000000”
这将在Quartus II软件的未来版本中修复。
没有回复内容