为什么我在altera_reserved_tck时钟域内看到保持时间违规到节点pzdyqx:nabboc | pzdyqx_impl:pzdyqx_impl_inst | FNUJ6967?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我在altera_reserved_tck时钟域内看到保持时间违规到节点pzdyqx:nabboc | pzdyqx_impl:pzdyqx_impl_inst | FNUJ6967?

如果您在OpenCore Plus评估模式下使用IP产品,您可能会在Quartus®II软件中看到此节点的保持时间违规。如果您使用具有有效许可证的IP,则会发生此保留时间违规。此保持时间违规不会影响器件操作。

解决/修复方法

您可以安全地忽略此违规持续时间违规。

如果您想避免此违规,请在Synopsys设计约束( .sdc )文件中使用以下约束设置此节点的错误路径

set_false_path -to [get_registers *|pzdyqx_impl:pzdyqx_impl_inst|FNUJ6967]

从Quartus II软件版本12.1开始修复此问题。

请登录后发表评论

    没有回复内容