错误:“TRI或OPNDRN缓冲区只能驱动逻辑如果连接到BIDIR引脚。“(MAX +PLUS®II,LPM_ROM)-Altera-Intel社区-FPGA CPLD-ChipDebug

错误:“TRI或OPNDRN缓冲区只能驱动逻辑如果连接到BIDIR引脚。“(MAX +PLUS®II,LPM_ROM)

使用MEMENAB端口(ROM使能输入)并且LPM_ROM输出驱动内部逻辑时,可能会出现此错误。当MEMENAB端口使用或连接到GND ,三态缓冲器在LPM_ROM功能的输出端实例化。

内部三态中不支持的Altera®器件;三态缓冲器的输出必须连接到输出或双向引脚。要在不使用BIDIR引脚的情况下将LPM_ROM输出连接到内部逻辑,请将MEMENAB端口连接到V CC (逻辑高电平或1 )或不使用此端口。

使用LPM_ROM仿真时,将MEMENAB端口连接到V CC

请登录后发表评论

    没有回复内容