在Arria 10器件上使用ModelSim-SE可能的VHDL仿真失败-Altera-Intel社区-FPGA CPLD-ChipDebug

在Arria 10器件上使用ModelSim-SE可能的VHDL仿真失败

此问题会影响Arria 10器件上的VHDL接口,使用ModelSim-SE进行仿真。

在Arria 10器件上,VHDL生成的接口可能无法使用ModelSim-SE进行仿真。

解决/修复方法

此问题的解决方法是使用带有-novopt选项的vsim仿真接口。

此问题将在以后的版本中修复。

请登录后发表评论

    没有回复内容