某些RapidIO II IP内核寄存器位不符合规定-Altera-Intel社区-FPGA CPLD-ChipDebug

某些RapidIO II IP内核寄存器位不符合规定

RapidIO II IP内核中的以下寄存器位的行为不符合规定:

Port Degraded Interrupt EnablePORT_DEGR_IRQ_EN )字段Port 0 Control CSR:此实现定义位无效。相反, Port 0 Control CSR的Port Failed Interrupt EnablePORT_FAIL_IRQ_EN )字段Port 0 Control当RapidIO II IP内核(IP内核)引发port_degraded信号时,它是否断言std_reg_mnt_irq中断信号。

Transmitter Mode的场LP-Serial Lane n Status 0寄存器:该位被写入到控制Transmitter Type字段(位[19])的的LP-Serial Lane n Status 0寄存器,而不是写入Transmitter Mode字段(位[18])。当应用程序写入到Transmitter Type字段,所述的值Transmitter Type字段没有发生变化。

解决/修复方法

此问题没有解决方法。

此问题已在RapidIO II MegaCore功能的13.0版中得到修复。

请登录后发表评论

    没有回复内容