仿真ACDS 13.1更新3设计时生成的VHDL错误“错误:未知正式标识符pll_slf_rst”和Verilog错误“错误:未解析的对pll_slf_rst的defparam引用”-Altera-Intel社区-FPGA CPLD-ChipDebug