采用硬核处理器系统的Cyclone V器件上LPDDR2接口的深度掉电问题-Altera-Intel社区-FPGA CPLD-ChipDebug

采用硬核处理器系统的Cyclone V器件上LPDDR2接口的深度掉电问题

此问题会影响LPDDR2产品。

在使用硬处理器系统(HPS)定位Cyclone V器件的LPDDR2接口中,如果启用自动断电(APD)功能并且由于缺少活动而触发,则显式用户请求进入深度断电(DPD)模式不被承认。出现此问题的原因是系统在已处于APD触发的DPD模式时忽略显式DPD请求。

解决/修复方法

此问题的解决方法是确保HPS内存控制器由于APD功能而未处于DPD模式。您可以通过向任何地址发出伪写命令,使内存控制器退出APD模式。

建议的程序如下:

  1. 发出深度断电请求。
  2. 向任何内存地址发出写命令。

此问题将无法解决。

请登录后发表评论

    没有回复内容