当我在使用Cyclone IV GX EP4CGX150和EP4CGX75器件时取消收发器模块GXBL0的gxb_powerdown信号时,为什么在收发器模块GXBL1的Rx通道0上看到位错误?-Altera-Intel社区-FPGA CPLD-ChipDebug

当我在使用Cyclone IV GX EP4CGX150和EP4CGX75器件时取消收发器模块GXBL0的gxb_powerdown信号时,为什么在收发器模块GXBL1的Rx通道0上看到位错误?

当您在使用Cyclone®IVGX EP4CGX150和EP4CGX75器件时由于器件内部耦合而取消置位收发器模块GXBL0的gxb_powerdown信号时,您可能会在收发器模块GXBL1的Rx通道0上看到位错误。

可能受影响的设计包括:

  • 使用收发器组GXBL0和GXBL1 AND的 Cyclone IV GX EP4CGX150和EP4CGX75器件
  • 收发器组GXBL1中的Rx通道0用于AND
  • 收发器组GXBL0中的Tx通道3使用AND
  • 收发器组GXBL0和GXBL1的gxb_powerdown信号是独立控制的。

受影响的设计可能需要重新同步。

解决/修复方法

要解决此问题,请不要将gxb_powerdown信号用于收发器bank GXBL0。相反,您可以断言pll_areset,tx_digitalreset,rx_analogreset和rx_digitalreset信号。
请登录后发表评论

    没有回复内容