ECC中断功能默认不亮-Altera-Intel社区-FPGA CPLD-ChipDebug

ECC中断功能默认不亮

当您打开启用错误检测和更正逻辑选项时,默认情况下不会打开ECC中断功能。

此问题会影响使用基于ALTMEMPHY的接口和高性能控制器II版本11.0或更高版本的所有配置,并启用“启用错误检测和更正逻辑”选项。

发生单比特或双比特错误时,ECC逻辑不会触发ecc_interrupt信号。

解决/修复方法

对于VHDL设计,此问题没有解决方法。

对于Verilog设计,解决方法是在编辑器中打开<variation_name>_alt_mem_ddrx_controller_top.v文件并更改行:

.CFG_ENABLE_INTR(CFG_ENABLE_INTR),

.CFG_ENABLE_INTR(CTL_ECC_ENABLED),

此问题将在以后的版本中修复。

请登录后发表评论

    没有回复内容