基于UniPHY的DDR3控制器如何为多个芯片选择接口断言刷新命令?-Altera-Intel社区-FPGA CPLD-ChipDebug

基于UniPHY的DDR3控制器如何为多个芯片选择接口断言刷新命令?

基于UniPHY的存储器控​​制器不会在同一时钟周期内向多芯片存储器器件或DIMM的所有芯片发出刷新命令。

例如,对于四芯片选择情况,它将在一个时钟周期内断言刷新到CS0和CS2,然后在下一个周期中断言CS1和CS3。

所有芯片选择信号在同一时钟周期内的断言保留供存储器供应商自行决定使用。

解决/修复方法

请登录后发表评论

    没有回复内容