错误(10528):VHDL错误 (  ):值“0”超出目标约束范围(1到2147483647)-Altera-Intel社区-FPGA CPLD-ChipDebug

错误(10528):VHDL错误 ):值“0”超出目标约束范围(1到2147483647)

由于Quartus®II13.0及更早版本中的问题,使用带有Avalon-ST适配器的Qsys的设计在综合期间可能会遇到上述错误。此问题会影响在VHDL中生成的Qsys系统。该问题不会影响Verilog HDL中生成的Qsys系统。此问题是由于<Quartus II安装目录> /ip/altera/avalon_st/altera_avalon_st_adapter/altera_avalon_st_adapter_hw.tcl中的数据类型不正确造成的

解决/修复方法

要解决此问题,请将以下文件下载到<Quartus II安装目录> / ip / altera / avalon_st / altera_avalon_st_adapter

更新文件后,请引用系统并为VHDL综合文件重新生成系统。

从Quartus II软件版本13.0 SP1开始修复此问题。

请登录后发表评论

    没有回复内容