在Quartus II软件中为Cyclone V器件编译PCI Express设计时,为什么会出现类似下面的错误消息?-Altera-Intel社区-FPGA CPLD-ChipDebug

在Quartus II软件中为Cyclone V器件编译PCI Express设计时,为什么会出现类似下面的错误消息?

此错误消息是由于PCIe®IP内核中的nPERST引脚位置不正确引起的。例如,如果在Cyclone®V器件中使用带有左下HIP的引脚nPERSTL0,则会收到此错误消息。请参阅下面的完整错误消息。

错误(175001):无法放置硬IP

解决/修复方法

Cyclone®V器件中nPERSTL0和nPERSTL1的正确映射是:

底部PCIe硬IP – > nPERSTL1

请登录后发表评论

    没有回复内容