长期CK抖动超过Arria V和Cyclone V器件中HPS存储器接口的规格

此问题会影响DDR2，DDR3和LPDDR2产品。

使用Arria V或Cyclone V器件上的HPS存储器接口的DDR2，DDR3和LPDDR2接口会产生超过JEDEC和供应商规范（ tERR （ Nper ））的长期CK抖动（在HPS端，而不是FPGA端）适度的N ）值。