为什么Quartus®II软件会出现错误消息“无法打包非外设寄存器到I / O引脚 – 当器件包含足够的时钟和外围资源用于我的设计时，外围总线太少了？-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面