为什么我在Qsys中收到以下警告消息:pcie_internal_hip.pice_core_clk无法同时连接和导出?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我在Qsys中收到以下警告消息:pcie_internal_hip.pice_core_clk无法同时连接和导出?

从Quartus®II软件10.1 SP1开始,您可能会看到此警告消息,即使您不是同时连接和导出这些信号。

您还可以看到附带的警告消息:

reset_controller_internal.reset_n_out不能同时连接和导出

可以安全地忽略这些警告消息。

请登录后发表评论

    没有回复内容