在用户指南中，表6-1包含pll_mem_clk和pll_write_clk错误时钟相位信息。此外，表6-2不适用，应予以忽略。
解决/修复方法
对于Leveling接口pll_mem_clk模式设置为Leveling的接口， pll_mem_clk的正确相位为0°;对于Leveling Interface Mode设置为Nonleveling的接口，pll_mem_clk的正确相位为-45°。对于具有Leveling接口的接口，pll_write_clk的正确相位为90° pll_write_clk模式设置为“ 水平” ，并且“水平接口模式”设置为“ 非水准”的接口为-135°。
没有回复内容