错误：“未知问题 .vhd（DLS-E-IllNodeRef，通道节点的消费者（编号130），单元DLS_MAXPLUS_PROJECT：EXAMPLE3-RTL.SynthesisView指未连接的BitWrite节点;在CheckAttachNode中。）“（MAX + PLUS II VHDL编译器）

以下示例演示了导致错误的语法：

 FOR i IN 0到11 LOOP 

 IF（a（i）='1'）然后  
    IF（b（i）='0'）然后  
        c（i）<= d（i）;      
    其他                   
        c（i）<= NOT d（i）;        
    万一;     
    其他       
        c（i）<='Z';    
    万一;      
结束循环; 

以下示例演示如何通过修改If语句来补偿此错误，以便它不嵌套：

因为我在0到11圈
             
    IF（a（i）='1'和b（i）='0'）然后   
        c（i）<= d（i）;    
    ELSIF（a（i）='1'和b（i）='1'）然后    
    其他    
        c（i）<='Z';       
    万一;    
结束循环;