Arria 10器件上QDR-IV接口的错误定时故障-Altera-Intel社区-FPGA CPLD-ChipDebug

Arria 10器件上QDR-IV接口的错误定时故障

此问题会影响Arria 10器件上的QDR-IV接口。

可能会报告以下I / O时序故障:

  • DK与CK定时可能会失败,因为当前定时模型假定不执行DK / CK校准,但实际上执行DK / CK校准。
  • 写入时序可能会失败,因为当前的时序模型不正确。

上述两个定时故障是错误的,可以忽略。

解决/修复方法

此问题没有解决方法。

此问题已在15.0版中修复。

请登录后发表评论

    没有回复内容