为什么更改我的sdc文件中的board_skew参数不会影响DDR，DDR2，DDR3高性能控制器或Altmemphy Megafunction的读取捕获和写入时序余量？

仅在sdc文件中更改电路板偏斜数不会改变读取捕获和写入裕量。您需要更改<varition_name> _report_timing.tcl文件中的电路板偏斜值，以便在边距计算中考虑偏斜数。

Altera使用宏时序方法来计算读取捕获和写入余量。这些数字是通过在<variation_name> _report_timing.tcl文件中写入的读写捕获方程中的内存预设值，电路板偏斜值和特征tcc，tsw值进行替换来计算的。要报告DDR时序余量的Quartus®II软件源这个TCL文件。 关于时序分析的更多详细信息， 请参考 AN 438：Stratix IV，Stratix III，Arria II GX和Cyclone III器件中的外部存储器接口的约束和分析时序 （PDF） 。

您应始终使用新的偏斜数重新生成DDR，DDR2，DDR3高性能控制器内核和Altmemphy Megafunction，以使用更新的偏斜数执行时序分析。