当主机尝试连续两次访问描述符控制器接口时,为什么Gen3 x8 AVMM 256位DMA设计会挂起?-Altera-Intel社区-FPGA CPLD-ChipDebug

当主机尝试连续两次访问描述符控制器接口时,为什么Gen3 x8 AVMM 256位DMA设计会挂起?

在Quartus®II软件版本13.1中,如果使用突发事务访问描述符控制器接口,您可能会看到使用Avalon®Memory-Mapped接口的PCIExpress®硬核IP与DMA设计崩溃。

这是因为Avalon-MM描述符控制器仅支持单周期访问。

如果Avalon-MM主组件执行两次顺序访问,或者对描述符控制器执行突发事务,则Qsys互连组件可以从两个单个周期生成突发周期。

解决/修复方法

在Quartus II 13.1版硬件IP中,PCIe Avalon-MM采用DMA设计,确保只对DMA描述符控制器接口进行单周期访问。

此问题将在Quartus II软件的未来版本中修复。

请登录后发表评论

    没有回复内容