CPRI中的MII接口说明MegaCore功能v9.1SP1用户指南包含错误-Altera-Intel社区-FPGA CPLD-ChipDebug

CPRI中的MII接口说明MegaCore功能v9.1SP1用户指南包含错误

CPRI MegaCore功能v9.1SP1用户指南包含有关MII接口的错误信息。 CPRI MegaCore功能v9.1SP1用户指南中的图4-16和图4-17应替换为此错误中的数字。

CPRI MegaCore功能v9.1SP1用户指南中的描述相反,CPRI MII接口发送器仅在断言cpri_mii_txen后才插入帧起始。在断言cpri_mii_txen的前两个周期期间,CPRI MII接口发送器将J和K符号插入要传输到CPRI链路的数据缓冲区中,并忽略cpri_mii_txd上的传入数据。

通常,外部以太网模块在cpri_mii_txrd置位后的一个时钟周期内断言cpri_mii_txen 。如果不是,则在第一个周期之后的每个时钟周期中,当cpri_mii_txrd保持有效但cpri_mii_txen尚未置位时,CPRI MII接口发送器在要传输到CPRI链路的数据缓冲器中插入空闲周期。在cpri_mii_txen断言后断言cpri_mii_txrd ,如果cpri_mii_txen随后在cpri_mii_txrd保持有效的周期后置为无效,则CPRI MII接口发送器假定外部以太网块已到达帧结束,并开始插入T和R半字节。

用下图替换CPRI MegaCore功能v9.1SP1用户指南的第56页图4-16。

更正了CPRI MII接口发送器示例

尽管上图显示在cpri_mii_txrd传输以太网数据包期间连续断言cpri_mii_txd ,但情况并非总是如此。 CPRI MII接口发送器可以置位cpri_mii_txrd同时cpri_mii_txen仍然置为有效,以对外部以太网块进行反压。如果发生这种情况,以太网模块必须在下一个周期取消置位cpri_mii_txen ,以防止MII接口发送器缓冲区溢出。 cpri_mii_txen信号应保持无效,直到重新置位cpri_mii_txrd的循环。如果cpri_mii_txen不在的再主张以下的周期重申cpri_mii_txrd ,然后空闲cyle被插入在所述分组;因此,外部以太网模块必须在重新设置cpri_mii_txen后的周期中重新置位cpri_mii_txrd

CPRI MII接口接收器发送K半字节以指示MII接口上的帧起始。将CPRI MegaCore功能v9.1SP1用户指南的第57页上的图4-17替换为下图。

更正了CPRI MII接口接收器示例

帧起始的J半字节由CPRI MegaCore功能消耗,不在MII接口上传输。

上述更正也适用于CPRI MegaCore功能v9.1SP1用户指南第57页的图4-18。

此问题会影响使用MII接口配置的所有CPRI MegaCore功能变体。

依赖于CPRI MegaCore功能v9.1SP1用户指南中 MII接口描述的设计会在MII接口上显示数据损坏。

解决/修复方法

在设计外部以太网模块时,请使用此错误中的更正说明。

此问题已在“ CPRI MegaCore功能用户指南” 10.0版中修复。

请登录后发表评论

    没有回复内容