应该向VCCSEL，nIO_PULLUP和PLL_ENA引脚提供什么电压才能在我的APEXII器件中构成逻辑电平1？-Altera-Intel社区-FPGA CPLD-ChipDebug

应该向VCCSEL，nIO_PULLUP和PLL_ENA引脚提供什么电压才能在我的APEXII器件中构成逻辑电平1？

Altera_wiki等级-LV1-ChipDebug6年前发布
90
对于APEX II器件，构成逻辑电平“1”的电压电平如下：

VCCSEL和nIO_PULLUP始终可以上拉至VCCSEL和3.3 V.

PLL_ENA的逻辑电平“1”由VCCSEL引脚设置控制。

有关VCCSEL引脚的更多信息，请参阅解决方案APEX II器件上的VCCSEL引脚是否选择PLL_ENA引脚使用的输入缓冲器？

FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面