为SignalTap II逻辑分析仪启用HardCopy版本时,为什么Fitter需要很长时间才能进行布线?-Altera-Intel社区-FPGA CPLD-ChipDebug

为SignalTap II逻辑分析仪启用HardCopy版本时,为什么Fitter需要很长时间才能进行布线?

在针对HardCopy®III或HardCopy IV器件系列的设计启用SignalTap™II逻辑分析器后,可在Fitter期间的Quartus®II软件版本10.1 SP1中看到此行为。当无法使用全局时钟布线信号altera_jtag_tck~TCKUTAP时,会发生布线时间的增加。

要解决此问题,请从以下链接下载并安装Quartus II软件10.1 SP1的补丁1.76:

从Quartus II 11.0 SP1开始修复此问题。

请登录后发表评论

    没有回复内容