此问题会影响DDR2和DDR3产品。
如果使用非AFI时钟的PLL驱动用户逻辑，则针对Arria V或Cyclone V器件以及使用硬核存储器控制器的外部存储器接口将生成警告消息。
将显示以下警告消息（其中SingleInterface_mem_if_ddr3_emif_0 。是用户指定的名称）：
Critical Warning: SingleInterface_mem_if_ddr3_emif_0_p0_pin_map.tcl: Failed to find PLL clock for pins Warning: SingleInterface_mem_if_ddr3_emif_0_p0_pin_map.tcl: Could not find all DRIVER CORE CK pins
解决/修复方法
此问题的解决方法如下：
- 在文本编辑器中打开引脚映射脚本。
- 在pin映射脚本中，找到以下行：
- 在SDC文件中，将
pll_driver_core_clock更改为驱动用户逻辑的时钟。
if {[get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} { �
用以下内容替换上面的行：
if {[string compare -nocase (driver_core_ck_pins) ""] != 0 && [get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} {
此问题将在以后的版本中修复。
没有回复内容