为什么SLS USB 2.0主机控制器IP不起作用?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么SLS USB 2.0主机控制器IP不起作用?

由于Quartus II软件存在问题,在使用System Level Solutions的USB 2.0主机控制器IP编译设计时,可能会遇到错误,指示缺少文件u20hc_Tran_FIFO_1.vu20hc_Tx_Rx_RAM.v

解决/修复方法

要解决此问题, sls_avalon_usb20hc_hw.tcl在目录< Quartus II installation >/ip/sls/usb20hc/hardware/component/打开文件sls_avalon_usb20hc_hw.tcl 。编辑以下两行:

add_file“hdl / u20hc_Tran_FIFO_1”{SYNTHESIS}

在文件名后包含“.v”。编辑的行应如下所示:

add_file“hdl / u20hc_Tran_FIFO_1.v”{SYNTHESIS}

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容