在Stratix IV / Arria II GX收发器的动态重配置控制器中使用“TX中的数据速率划分”功能是否存在任何已知问题。-Altera-Intel社区-FPGA CPLD-ChipDebug

在Stratix IV / Arria II GX收发器的动态重配置控制器中使用“TX中的数据速率划分”功能是否存在任何已知问题。

Altera_wiki等级-LV1-ChipDebug6年前发布
90

Altera已经确定，在Quartus®II9.1中，ALTGX_Reconfig®Megafunction中提供的“TX”数据速率划分功能在仿真和芯片中不起作用。

受影响的器件系列 – Arria®IIGX，Stratix®IVGX，Stratix®IVGT

要解决此问题，请安装适用于您的操作系统的以下修补程序。重新生成ALTGX_Reconfig®实例并重新编译您的设计

带有readme.txt的Zip文件，适用于Windows Linux tar Linux readme.txt

FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面