我应该将哪个引脚分配指南用于QDR II SRAM,读取延迟为1.5?-Altera-Intel社区-FPGA CPLD-ChipDebug

我应该将哪个引脚分配指南用于QDR II SRAM,读取延迟为1.5?

对于具有1.5读延迟的QDR II SRAM,请使用相同的QDR II SRAM引脚分配准则,延迟为2.5。有关2.5周期延迟的QDRII SRAM器件的引脚分配准则在外部存储器接口手册章节器件和引脚规划 (PDF)的表2-9中给出。

将补充时钟(CQn)引脚连接到CQn引脚(不是DQSn引脚),将CQ引脚连接到器件上的DQS引脚。

请登录后发表评论

    没有回复内容